Dans le système embarqué, l'interface fait référence au chemin de communication ou au bus utilisé pour connecter divers circuits intégrés à d'autres périphériques. C'est la pièce de liaison et la station de transfert pour l'échange d'informations entre le microcontrôleur et le monde extérieur.

Pourquoi avons-nous besoin d'interfaces entre le MCU et les périphériques ?

Il y a quatre raisons principales énumérées ci-dessous.

1. Les signaux du MCU et ceux des périphériques sont incompatibles en termes de définition de fonction, de définition logique et de relation temporelle, etc.
2. La vitesse de traitement du MCU et celle du périphérique ne correspondent pas. Par exemple, la vitesse du MCU est rapide tandis que la vitesse du périphérique est lente.
3. Si le MCU contrôle directement le fonctionnement des périphériques sans l'interface, cela rendra le MCU dans une situation difficile pour gérer les périphériques et réduira considérablement son efficacité.
4. Si le périphérique est directement contrôlé par le MCU, l'architecture matérielle du périphérique dépendra entièrement du MCU, ce qui entravera le développement du périphérique lui-même.

Introduction aux interfaces universelles

UART

Le récepteur-émetteur asynchrone universel, communément appelé UART, est un émetteur-récepteur asynchrone en duplex intégral, qui fait partie du matériel informatique et transfère les données entre la communication série et la communication parallèle. Comme une puce convertit l'entrée parallèle en sortie série, l'UART est généralement intégré pour la connexion avec d'autres interfaces de communication.

Un avantage unique de l'UART est qu'il peut transférer des données entre des appareils en utilisant seulement deux fils. Dans la communication UART, deux émetteurs-récepteurs UART communiquent directement entre eux. L'émetteur UART convertit les données parallèles du CPU en données série, puis les transmet à l'émetteur-récepteur UART récepteur. L'émetteur-récepteur UART récepteur reconvertit donc les données série en données parallèles pour l'appareil récepteur. Le flux de données de la broche TX de l'envoi de l'UART à la broche RX de l'UART de réception est illustré à la figure 1 :

Figure 1. Schéma de la connexion de communication UART

La trame de données du protocole de communication UART est décrite comme suit :

1. Start bit : envoie d'abord un signal "0" logique, indiquant le début de la transmission du caractère.
2. Bit de données : immédiatement après le bit de départ. Le nombre de bits de données peut être 4, 5, 6, 7, 8, etc., ce qui forme un caractère. Le code ASCII est généralement utilisé.
3. Bit de parité : après avoir ajouté ce bit au bit de données, le nombre de bits de "1" doit être pair (pour un contrôle pair) ou impair (pour un contrôle impair) pour vérifier l'exactitude de la transmission des données.
4. Bit d'arrêt : C'est la marque de fin des données de caractère. Il peut être libellé avec un niveau de haute tension de 1 bit, 1,5 bit ou 2 bits. Plus il y a de bits d'arrêt impliqués, plus la transmission de données est stable et lente.
5. Bit inactif : Il est à l'état logique "1", c'est-à-dire qu'il n'y a pas de transmission de données dans le circuit courant.
6. Baud rate : la vitesse de transmission des données. Il existe les vitesses suivantes : 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 43000, 56000, 57600, 115200. Le débit en bauds doit être réglé à l'avance pour assurer une transmission correcte des données. Le processus de transmission de données est illustré à la figure 2

Figure 2. Trame de données UART

Principe de communication UART

Processus de transmission de données : Dans un état de repos, le circuit est à un niveau haut. Lors de la réception de la commande de transmission de données, abaissez le niveau du circuit pendant un bit de données pendant le temps T, puis envoyez les données des chiffres inférieurs aux chiffres supérieurs. Une fois la transmission de données terminée, le bit de parité et le bit d'arrêt (le bit d'arrêt est à un niveau haut) sont envoyés pour conclure la transmission d'une trame de données.

Processus de réception des données : Dans un état de repos, le circuit est à un niveau haut. Lorsqu'un front de chute de tension est détecté dans le circuit, cela suggère que la transmission de données a commencé. Et les données sont reçues des chiffres inférieurs aux chiffres supérieurs selon le débit en bauds convenu. Après cela, un bit de parité est reçu et comparé pour voir si la transmission est correcte. S'il est correct, le périphérique suivant est averti de se préparer à recevoir les données ou de les stocker dans le cache.

Dans la conception embarquée, l'UART est utilisé pour la communication entre le MCU et l'équipement auxiliaire, comme la communication entre l'audio de la voiture et les points d'accès externes. Ou la communication entre le MCU et le PC, y compris le débogueur de surveillance et d'autres appareils, tels que l'EEPROM.

Dans les modules BLE, la transmission transparente UART est presque devenue une fonctionnalité standard. Le module de transmission transparent série est extrêmement pratique à utiliser. Les développeurs n'ont pas besoin de comprendre comment la pile de protocoles Bluetooth est implémentée. Ils peuvent facilement développer des produits sans fil avec les modules BLE dotés d'une transmission transparente UART.

Shenzhen RF-star Technology, en tant que fabricant de modules IoT sans fil , fournit les modules BLE série UART basés sur les SoC de TI CC2640 CC2642 CC264X, CC26X2, Silicon Labs EFR32BG22, Nordic nRF52832 nRF52810 et d'autres solutions domestiques. Prenant en charge Bluetooth 4.2/5.0 dans la transmission et la réception de données, ils sont de qualité industrielle, de taille compacte et se vantent d'une consommation d'énergie ultra-faible. Ils permettent aux utilisateurs de développer rapidement des applications Bluetooth à un coût extrêmement faible.

IPS

SPI est l'abréviation de Serial Peripheral Interface. L'interface SPI est principalement utilisée entre EEPROM, FLASH, horloge en temps réel, contrôleur de réseau, pilote d'affichage LCD, convertisseur AD, processeur et décodeur de signal numérique et autres appareils.

En tant que bus de communication synchrone en duplex intégral à grande vitesse, SPI n'a besoin que de quatre broches d'une puce, ce qui permet également d'économiser les broches du CI et l'espace dans la configuration du PCB.

Ses quatre broches principales sont les suivantes :

• MOSl - sortie maître et entrée esclave, utilisées pour transférer des données d'un appareil maître vers un esclave.
• MISO - entrée maître et sortie esclave, utilisée pour transférer des données d'un appareil esclave vers un maître.
• SCK - horloge série, qui est la sortie d'horloge de l'appareil maître pour la synchronisation.
• SS/CS - sélection de l'appareil esclave, qui est attribuée à l'appareil maître pour sélectionner un appareil esclave parmi plusieurs esclaves. Il insère un signal effectif de bas niveau pour sélectionner un appareil esclave spécifique.
• La connexion maître-esclave est illustrée à la figure 3.

Figure 3. Connexion maître-esclave SPI

Dans un cycle d'horloge SPI, la transmission de données doit passer par les opérations suivantes :

1. Le maître envoie des données 1 bit via le MOSI et l'esclave lit les données 1 bit via le circuit.
2. L'esclave envoie des données 1 bit via le MISO et le maître lit les données 1 bit via le circuit.

Ceci est réalisé grâce à des registres à décalage. Le maître et l'esclave ont chacun un registre à décalage et sont tous deux connectés en anneau. Au rythme de l'impulsion d'horloge, les données sortent du registre maître et du registre esclave, dans l'ordre du chiffre le plus élevé en premier et du chiffre le plus bas en dernier, puis se déplacent dans le registre esclave et le registre maître. Lorsque le déménagement est terminé dans les registres, l'échange de contenu entre eux est terminé. La transmission des données est illustrée à la figure 4.

Figure 4. Transmission de données SPI

En fonctionnement SPI, les deux paramètres les plus importants sont la polarité de l'horloge (CPOL) et la phase de l'horloge (CPHA). La polarité de l'horloge définit le niveau de tension lorsque l'horloge est inactive, et la phase d'horloge définit le front d'horloge pour la lecture et l'envoi de données.

Le maître et l'esclave envoient des données en même temps et reçoivent des données en même temps. Par conséquent, afin d'assurer une communication correcte entre eux, leur SPI doit avoir la même polarité d'horloge et la même phase d'horloge.

• Si CPOL = 0, l'état de repos de l'horloge synchrone série est à un niveau bas.
• Si CPOL = 1, l'état de repos de l'horloge synchrone série est à un niveau haut.
• Si CPHA = 0, les données sont collectées au premier front de saut (montant ou descendant) de l'horloge synchrone série.
• Si CPHA = 1, les données sont collectées au second front de saut (montant ou descendant) de l'horloge synchrone série.

Les figures suivantes illustrent le processus de communication en quatre modes.

Figure 5. CPOL=0, CPHA=0

Figure 6. CPOL=0, CPHA=1

Figure 7. CPOL=1, CPHA=0

Figure 8. CPOL=1, CPHA=1

Dans les prochains chapitres, nous aborderons plus en détail d'autres interfaces périphériques, par exemple I2C, USB, ADC et CAN. Restez à l'écoute!

À propos de nous

Shenzhen RF-star Technology Co., Ltd. (RF-star) est une société de haute technologie spécialisée dans les appareils à radiofréquence et a été certifiée par Texas Instruments en tant qu'IDH tiers de produits RF à faible puissance depuis plus d'une décennie. . RF-star fournit le fil IoTmodules ess et une gamme complète de solutions, y compris BLE, Wi-Fi, Matter, Wi-SUN, Sub-1G, ZigBee, Thread, etc. Pour plus d'informations, veuillez visiter le site Web de la société https://www.rfstariot.com / ou contactez-nous à info@szrfstar.com.